19日本国特許庁(JP)

10 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-30570

fint. Cl. 5

識別記号 庁内整理番号 ❸公開 平成4年(1992)2月3日

H 01 L 27/04

者

7514-4M 7514-4M H

審査請求 未請求 請求項の数 6 (全5頁)

半導体集積回路 60発明の名称

> 创特 願 平2-138751

> > 徳

智

@出 願 平2(1990)5月28日

@発 明 大 池 愽 幸 石

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内 大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

勿出 願 三洋電機株式会社 人

Ш

大阪府守口市京阪本通2丁目18番地

個代 理 人 弁理士 西野 卓嗣

外2名

細

1.発明の名称

@発 明

半導体集積回路

2.特許請求の範囲

(1) 半導体チップの周囲部分に多数個の入出力 パッドを形成した半導体集積回路において、

前記入出力パッドに隣接して前記半導体チップ の素子領域を取り囲むように延在させた接地電位 ラインおよび電源電位ラインと、

前記接地電位ラインを前記半導体チップの略全 周にわたりその下の半導体基板に電気接続させる コンタクトホールと、

前記接地電位ラインに近接して配置され、前記 半導体基板とで第1のPN接合ダイオードを形成 する第1のアイランドと、

前記入出力パッドと前記接地電位ラインとの間 に前記第1の接合ダイオードを挿入すべく前記入 出力パッドを前記第1のアイランドにコンタクト させるコンタクトホールと、

前記電源電位ラインに近接して形成した第2の

アイランドと、

前記第2のアイランドの表面に形成され、この アイランドと第2のPN接合ダイオードを形成す る拡散領域と、

前記電源電位ラインを前記第2のアイランドに 電気接続させるコンタクトボールと、

前記入出力バッドと前記電源電位ラインとの間 に前記第2の接合ダイオードを挿入すべく前記入 出力パッドから延在する接続電極を前記拡散領域 にコンタクトさせるコンタクトホールとを具備

且つ前記第1と第2の接合ダイオードから成る 静電破壞保護素子を、略全ての入出力パッドに接 続したことを特徴とする半導体集積回路。

- (2) 前記接地電位ラインと電源電位ラインは第 1 層目配線であり前記入出力パッドから延在する 接続電極は第2層目配線であることを特徴とする 請求項第1項に記載の半導体集積回路。
- (3) 前記拡散領域は抵抗体を形成し、前記入出 力パッドは前記抵抗体を介して内部回路に接続さ

れて成ることを特徴とする請求項第1項に記載の 半導体集積回路。

- (4) 前記第1のアイランドは前記入出力パッド の下部に配置されていることを特徴とする請求項 第1項に記載の半導体集積回路。
- (5) 前記第2のアイランドは前記電源電位ラインと一部が重なるように配置されていることを特徴とする請求項第1項に記載の半導体集積回路。
- (6) 前記内部回路に電源を供給するラインは前記接地電位ラインおよび前記電源電位ラインとは 別個に延在することを特徴とする請求項第1項に 記載の半導体集積回路。

3.発明の詳細な説明

(1) 産業上の利用分野

本発明は半導体集積回路に関し、特に静電破壊を防止した半導体集積回路に関するものである。

(ロ) 従来の技術

近年、半導体集積回路の高集積化に伴い半導体 素子が極めて小さくなり、更にはこの半導体集積 回路の利用分野が広範囲となってきたために、静

アイランド(8)の前記P型拡散領域(7)と第2のアイランド(8)とのPN接合で形成され、第2のアイランド(8)にN・コンタクト領域(9)を介してVocを印加しP型拡散領域(7)に入出力パッド(1)を接続することで回路構成を行っていた。第2のアイランド(8)には拡散による抵抗体が設けられ、入出力パッド(1)と内部回路とが前記抵抗体を介して接続される。抵抗体を設けた第2のアイランド(8)には、他の目的で使用する抵抗体等を共存させることが可能である。その為第2のアイランド(8)は大きなものとなり易い。

(n) 発明が解決しようとする課題

しかしながら、上記静電破壊保護を処した集積 回路であっても、保護回路が働かず内部回路が破 壊に至る事故が相次ぐ欠点があった。これは、正 倒ノイズに関してはダイオード(2)を形成する P 型拡散領域(7)の P N接合から第2のアイランド (8)に V ccを印加する電極(10)のコンタクトホール(11)までが遠く、内部の寄生抵抗(12)が介在する為にダイオード(2)の導通が阻害されるのが原 電破壊に対する素子の保護が非常に重要な問題となってきた。

この問題を解決する技術としては、例えば特公平02-11020号に記載されたものがある。

即ち第4図に示すように、入出力バッド(1)と Vcc、および入出力バッド(1)とGND間に、 夫々ダイオード(2)(3)を挿入し、入出力バッド (1)と内部回路を抵抗(4)を介して接続すること で、基準値以上のノイズが重畳した際にそのノイ ズをダイオード(2)(3)を介してVcc又はGNDに 逃がすようにしたものである。

この回路を具体化した例を第5図に示す。入出力パッド(1)とGND間のダイオード(3)は、入出力パッド(1)の下部に配置された第1のアイランド(5)と半導体基板とのPN接合で形成され、基板にGND電位を、第1のアイランド(5)にN*コンタクト領域(6)を介して入出力パッド(1)をコンタクトさせることで回路接続を行っている。一方、入出力パッド(1)と Vcc間のダイオード(3)は、その表面にP型拡散領域(7)を設けた第2の

因であった。 むろん、負側ノイズに対するダイオード(3)でも同様の問題が発生する。

また、必要な入出力パッド(1)に対する第2のアイランド(8)の配置、および Vcc印加のための電極(10)のレイアウトが煩雑であり、パターン設計に多大な労力と時間を要する欠点があった。

(=) 課題を解決するための手段

本発明は上記従来の欠点に鑑み成されたもので、多数個の入出力パッド(23)を具備する半導体集積回路において、入出力パッド(23)に隣接して接地電位ライン(25)と電源電位ライン(26)を素子領域(22)を囲むように配置し、これらのライン(25)(26)に近接して夫々の保護用ダイオード(35)(37)を形成すると共に、入出力パッド(23)と内部回路とは各ライン(25)(26)とクロスされる配線(41)で接続するようにしたものである。

(*) 作用

本発明によれば、入出力バッド(23)に隣接して接地電位ライン(25)と電源電位ライン(26)を素子領域(22)を囲むように配置するので、入出力バッ

ド(23)に近接させて静電破毀保護素子を配置できる。そのため、保護用ダイオード(35)(37)に直列に挿入される寄生抵抗の値を被じることができる。また、上記2つのライン(25)(26)を配置することによって、ほぼ全ての入出力パッド(23)に静電破壞保護素子を接続できる。しかも、各ライン(25)(26)は内部回路用のラインとは独立させて延在させることにより、複雑なラインの引き廻しが不要なので、パターン設計を極めて簡略化できる。

(1) 実施例

以下に本発明の一実施例を図面を参照しながら 詳細に説明する。

第1 図は半導体チップ(21)の全体を示す平面図である。チップ(21)中央の素子形成領域(22)にはバイポーラ N P N トランジスタ等の回路素子が作り込まれ、電極で相互接続することによって所望の機能を達成する内部回路を構成する。その素子形成領域(22)を囲む半導体チップ(21)の周辺部分には、前記内部回路を外部に接続するための入出

入出力バッド(23)に近接して延在する接地電位 ライン(25)と電源電位ライン(26)は、接地電位ラ イン(25)を入出力パッド(23)と隣接するよう外 領、電源電位ライン(26)を内部回路に接近するよ う内側を夫々延在し、接地電位ライン(25)はコン タクトホール(27)を介してその下の P *型分離領 城(28)とオーミックコンタクトして基板(29)に G ND電位を与える。コンタクトホール(27)は接地 電位ライン(25)のほぼ全長にわたって設けられ る。入出力パッド(23)の下部には P*型分離領域 (28)で囲まれた第1のアイランド(30)を形成し、 コンタクトホール(31)を介して N*型コンタクト 領域(32)に入出力パッド(23)をオーミックコンタ クトさせる。(33)は N*埋め込み層、(34)は酸化 膜である、これで第1のアイランド(30)をカソー ド、基板(29)をアノードとして第1のアイランド (30)と基板(29)との P N 接合が第1の接合ダイ オード(35)を形成し、第1の接合ダイオード(35) は入出力パッド(23)と接地電位(GND)との間 に逆方向接続されることになる。

力パッド(23)が多数個配置されている。多数個の ·入出力パッド(23)のうち、(23a)は接地電位(G ND)印加用のGNDパッド、(23b)は電源電位 (Vcc)印加用のVccパッドである。GNDパッ ド(23a)と V ccパッド(23b)からは夫々前記内部回 路への電源供給用のライン(24)が延在する。それ とは別に、素子形成領域(<u>22</u>)と入出力パッド(23) との間のスペースに、静電破壊保護素子用の接地 電位ライン(25)と電源電位ライン(26)を延在させ る。 2 つのライン(25)(26)は互いに平行に、そし て素子形成領域(22)を取り囲むように延在させ る。入出力パッド(23)が存在しない部分には無理 に延在させる必要は無い。GNDパッド(23a)及 び V ccパッド(23b)付近では両者を展問クロスさ せる。この場合、接地電位ライン(25)を優先的に 第1層目として形成した。

上記 G N D バッド(23s)と V ccパッド(23b)以外の入出力バッド(23)には全て静電破壊保護を処した。これを第2 図の要部拡大平面図と第3 図の断面図に示す。

一方、電源ライン(26)に近接するチップ(21)表 面には同じくP*型分離領域(28)で囲まれた第2 のアイランド(36)を設け、この表面に第2のアイ ランド(36)との P N 接合で第2の接合ダイオード (37)を形成する P 型拡散領域(38)を設ける。即 ち、第2のアイランド(36)をカソード、P型拡散 領域(38)をアノードとするのである。第2のアイ ランド(36)はその一部が電源電位ライン(26)と重 畳するように配置され、コンタクトホール(39)を 介して電源ライン(26)が N*型コンタクト領域(4 0)にオーミックコンタクトする。また、入出力 パッド(23)からは2層目配線で接地電位ライン(2 5)と電源電位ライン(26)にクロスする接続電極(4 1)が延在し、コンタクトホール(42)を介してP型 拡散領域(38)にコンタクトする。これで、入出力 パッド(23)と電源電位(Vcc)との間に第2の接 合ダイオード(37)が逆方向接続されることにな

P型拡散領域(38)は、第2のアイランド(36)と接合ダイオード(37)を形成すると同時に保護抵抗

(43)を形成する。保護抵抗(43)の他端は電極(44)がオーミックコンタクトし、電極(44)は内部回路に接続される。従って、入出力パッド(23)と内部回路とは保護抵抗(43)を介して接続されることになる。

以上に説明した本発明の構造は、接地電位ライン(25)と電源電位ライン(26)を入出力パッド(23)に隣接して延在させることによって、第1と第2の接合ダイオード(35)(37)に直列に挿入される寄生抵抗の値を極めて小さくできる。つまり、2つの接合ダイオード(35)(37)を形成するPN接合から接地電位ライン(25)のコンタクトホール(27)又は電源電位ライン(26)のコンタクトホール(39)までの距離を最小にできるパターン設計が可ごとなるのである。これは入出力パッド(23)のコンタクトホール(31)(42)に関しても同等である。従うことが接合ダイオード(35)(37)の導を限ましないので、静電ノイズから内部回路を確実に保護できる保護素子とすることができる。

また、内部回路への電源供給ライン(24)と静電

とが極めて容易である他、内部回路への配線の引き廻しも容易になるので、パターン設計を容易ならしめ、時間短縮が可能である利点を有する。さらに、入出力バッド(23)の下部と電源電位ライン(26)の下部を有効に活用できるので、面積効率に優れる利点をも有する。

4. 図面の簡単な説明

第1図と第2図は夫々本発明を説明する為の平面図と要部平面図、第3図は本発明を説明する為の断面図、第4図は静電破壊保護回路を示す回路図、第5図は従来例を示す平面図である。


出願人 三洋電機株式会社 代理人 弁理士 西 野 卓 嗣 外 2 名 破壞保護用のライン(25)(26)とを別個に設けたので、内部回路の配線設計が容易になる他、各ライン(25)(26)は素子領域(<u>22</u>)を囲むように延在するので、全ての入出力パッド(23)に静電破壞保護素子を設けることが極めて容易であり、これもパターン設計の容易さを助長する。

さらに、第1のアイランド(30)は入出力パッド(23)の下部、第2のアイランド(36)はその一部を電源電位ライン(26)の下部に形成できるので、面積効率に優れる。そして更に、第1と第2のダイオード(35)(37)の寄生抵抗を最小にできるので、保護抵抗(43)の値を小さく設定することが可能となり、これも面積効率の向上を助長する。

(+) 発明の効果

以上に説明した通り、本発明によれば第1と第2の接合ダイオード(35)(37)に直列挿入される寄生抵抗を最小にできるので、内部回路を確実に保護できる利点を有する。また、電源電位ライン(26)と接地電位ライン(25)を引き廻すことによって、全ての入出力パッド(23)に保護対策を処すこ

第1日



21: 半马体子。7.

23: 入太カパッド


23a: GND/17/

23b: Vcc/17K

25: 拷地電位ライン

26: 電尿電位ライン

第 2 図



第 5 図

